深圳市可易亚半导体科技有限公司

國家高新企業

cn en

新聞中心

mos管與門電路圖详解及概述-CMOS逻辑门电路原理图分析-KIA MOS管

信息來源:本站 日期:2019-04-03 

分享到:

mos管與門電路圖

mos管

mos管與門電路圖,mos管是金属(metal)、氧化物(oxide)、半导体(semiconductor)场效应晶体管,或者称是金属—绝缘体(insulator)、半导体。MOS管的source和drain是可以对调的,他们都是在P型backgate中形成的N型区。在多数情况下,这个两个区是一样的,即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。


MOS管又分爲兩種類型:N型和P型。如下圖所示:



mos管與門電路圖


以N型管爲例,2端爲控制端,稱爲“柵極”;3端通常接地,稱爲“源極”;源極電壓記作Vss,1端接正電壓,稱爲“漏極”,漏極電壓記作VDD。要使1端與3端導通,柵極2上要加高電平。


對P型管,柵極、源極、漏極分別爲5端、4端、6端。要使4端與6端導通,柵極5要加低電平。


在CMOS工藝制成的邏輯器件或單片機中,N型管與P型管往往是成對出現的。同時出現的這兩個CMOS管,任何時候,只要一只導通,另一只則不導通(即“截止”或“關斷”),所以稱爲“互補型CMOS管”。


mos管與門電路圖及工作原理详解


mos管與門電路圖


mos管與門電路圖-与门概述

與門,又稱“與電路”、邏輯“積”、邏輯“與”電路。是執行“與”運算的基本邏輯門電路。有多個輸入端,一個輸出端。當所有的輸入同時爲高電平(邏輯1)時,輸出才爲高電平,否則輸出爲低電平(邏輯0)。


mos管與門電路圖-与门逻辑符号

与门有3种逻辑符号,包括:形状特征型符号(ANSI/IEEEStd 91-1984)、IEC矩形国标符号(IEC 60617-12)、DIN符号(DIN 40700)。


mos管與門電路圖

ANSI/IEEE Std 91-1984


mos管與門電路圖

IEC 60617-12(国标符号)


mos管與門電路圖

DIN 40700


mos管與門電路圖-CMOS逻辑门电路原理图

1、高速CMOS電路的電源電壓VDD通常爲+5V;Vss接地,是0V。

高電平視爲邏輯“1”,電平值的範圍爲:VDD的65%~VDD(或者VDD-1.5V~VDD)。低電平視作邏輯“0”,要求不超過VDD的35%或0~1.5V。+1.5V~+3.5V應看作不確定電平。在硬件設計中要避免出現不確定電平。


近年來,隨著亞微米技術的發展,單片機的電源呈下降趨勢。低電源電壓有助于降低功耗。VDD爲3.3V的CMOS器件已大量使用。在便攜式應用中,VDD爲2.7V,甚至1.8V的單片機也已經出現。將來電源電壓還會繼續下降,降到0.9V,但低于VDD的35%的電平視爲邏輯“0”,高于VDD的65%的電平視爲邏輯“1”的規律仍然是適用的。


2、非門


mos管與門電路圖

非門(反向器)是最簡單的門電路,由一對CMOS管組成。其工作原理如下:

A端爲高電平時,P型管截止,N型管導通,輸出端C的電平與Vss保持一致,輸出低電平;A端爲低電平時,P型管導通,N型管截止,輸出端C的電平與VDD一致,輸出高電平。


3、與非門


mos管與門電路圖


與非門工作原理:

①、A、B輸入均爲低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。


②、A輸入高電平,B輸入低電平時,1、3管導通,2、4管截止,C端電位與1管的漏極保持一致,輸出高電平。


③、A輸入低電平,B輸入高電平時,情況與②類似,亦輸出高電平。


④、A、B輸入均爲高電平時,1、2管截止,3、4管導通,C端電壓與地一致,輸出低電平。


4、或非門


mos管與門電路圖


或非門工作原理:

①、A、B輸入均爲低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。


②、A輸入高電平,B輸入低電平時,1、4管導通,2、3管截止,C端輸出低電平。


③、A輸入低電平,B輸入高電平時,情況與②類似,亦輸出低電平。


④、A、B輸入均爲高電平時,1、2管截止,3、4管導通,C端電壓與地一致,輸出低電平。


注:

將上述“與非”門、“或非”門邏輯符號的輸出端的小圓圈去掉,就成了“與”門、“或”門的邏輯符號。而實現“與”、“或”功能的電路圖則必須在輸出端加上一個反向器,即加上一對CMOS管,因此,“與”門實際上比“與非”門複雜,延遲時間也長些,這一點在電路設計中要注意。


5、三態門


mos管與門電路圖


三態門的工作原理:

當控制端C爲“1”時,N型管3導通,同時,C端電平通過反向器後成爲低電平,使P型管4導通,輸入端A的電平狀況可以通過3、4管到達輸出端B。

當控制端C爲“0”時,3、4管都截止,輸入端A的電平狀況無法到達輸出端B,輸出端B呈現高電阻的狀態,稱爲“高阻態”。這個器件也稱作“帶控制端的傳輸門”。帶有一定驅動能力的三態門也稱作“緩沖器”,邏輯符號是一樣的。


6、組合邏輯電路

“與非”門、“或非”門等邏輯電路的不同組合可以得到各種組合邏輯電路,如譯碼器、解碼器、多路開關等。

組合邏輯電路的實現可以使用現成的集成電路,也可以使用可編程邏輯器件,如PAL、GAL等實現。


聯系方式:鄒先生

聯系電話:0755-83888366-8022

手機:18123972950

QQ:2880195519

聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1


請搜微信公衆號:“KIA半導體”或掃一掃下圖“關注”官方微信公衆號

请“关注”官方微信公众号:提供 MOS管 技术帮助